12.05.2026
Автор, который когда-то проиграл битву со сложностью чисел с плавающей запятой, спустя пять лет решает взять реванш и построить собственный FPU "с нуля" в виде аппаратного ускорителя на ASIC.
В статье подробно, с шуточками и болью разбираются подводные камни стандарта IEEE 754: от +0/-0, NaN и бесконечностей до денормальных чисел, режимов округления и "неупорядоченных" сравнений.
Для своего проекта автор выбирает формат bfloat16 - без поддержки субнормалей, NaN и бесконечностей, с округлением к нулю. Проектирует конвейерный сумматор с dual-path архитектурой и умножитель, а затем дважды выпускает их в кремний на техпроцессе 130 нм через Tiny Tapeout(оч крутые ребята).
Вот это дейсвительно флоаты хард вей
